情報更新

last update 10/27 05:29

ツイート検索

 

@morecat_lab
サイトメニュー
Twilogユーザー検索

Twilog

 

@morecat_lab

もあ@morecat_lab

  • 866フォロー
  • 1,148フォロワー
  • 78リスト
Stats Twitter歴
4,558日(2009/05/06より)
ツイート数
14,161(3.1件/日)

ツイートの並び順 :

表示するツイート :

2021年10月24日(日)3 tweetssource

2021年10月19日(火)1 tweetsource

2021年09月29日(水)1 tweetsource

2021年09月24日(金)1 tweetsource

2021年09月21日(火)1 tweetsource

2021年09月11日(土)1 tweetsource

2021年09月07日(火)3 tweetssource

2021年09月06日(月)1 tweetsource

2021年09月03日(金)1 tweetsource

9月3日

@morecat_lab

もあ@morecat_lab

6502ctrl rev2基板で65C816のエミュレーションモード動作しました。MS-BASICでマンデルも動作。トレース機能は一部動作がおかしいのでAVR側ソフトのタイミング見直しが必要そうです。 pic.twitter.com/vdhg92Y6wA

posted at 21:05:46

2021年08月28日(土)3 tweetssource

2021年08月26日(木)3 tweetssource

2021年08月22日(日)2 tweetssource

2021年08月16日(月)3 tweetssource

2021年08月15日(日)2 tweetssource

2021年08月14日(土)1 tweetsource

2021年08月13日(金)1 tweetsource

2021年08月07日(土)2 tweetssource

8月7日

@morecat_lab

もあ@morecat_lab

寄り道してレトロシールドを試しています。6809の170KHzはスペックを満たしていないけど、動くのですね。真似してステップ実行時はソフトクロックにしようかな。 pic.twitter.com/MSVeVBe42Q

posted at 09:29:20

2021年08月01日(日)4 tweetssource

8月1日

@morecat_lab

もあ@morecat_lab

RetroSheildはソフトでクロック作っているが、これでも動くのか?6809E版で100KHz程度だとスペックを満たしていない気がするが。。。このアプローチも良いかも。

posted at 18:45:09

8月1日

@morecat_lab

もあ@morecat_lab

TIの18BITの74ACT7804なら2個で済むのでこちらの方がお得そう。でも、56PINのSSOPは扱いにくい。

posted at 08:59:05

8月1日

@morecat_lab

もあ@morecat_lab

FT234とかパラレル入出力にFIFOが付いているみたいだけど、流石にAVR側とUSBで繋ぐのはしんどい。30bitくらいは欲しいので、4個必要だし。

posted at 08:41:28

2021年07月31日(土)3 tweetssource

7月31日

@morecat_lab

もあ@morecat_lab

@electrelic そうなんですよ。リード側でEmptyがわからないと少し困りそうです。やはり現行品のFIFOを調達した方が良いかもしれませんね。

posted at 21:30:43

7月31日

@morecat_lab

もあ@morecat_lab

@electrelic どこで買ったか不明です。ビデオのタイムベースコレクタ(死語)用のFIFOですが普通のFIFOとしても使えるのではないかと期待しています。

posted at 20:54:58

2021年07月30日(金)1 tweetsource

7月30日

@morecat_lab

もあ@morecat_lab

小規模のFIFOメモリを用意して、バスの状態をHALTするまで書き込めば記録できますね。でもすこし大掛かりになりそうです。。

posted at 17:35:38

2021年07月29日(木)1 tweetsource

7月29日

@morecat_lab

もあ@morecat_lab

あれま。HALTって一命令実行を終わってから止まるのね。調査不足。これだと寸止め方式で命令中のバスの変化は記録できないかも。

posted at 08:50:47

2021年07月28日(水)1 tweetsource

7月28日

@morecat_lab

もあ@morecat_lab

昨晩の6809Eのステップ実行実験。HCT574で一旦アドレスバスをラッチして表示できました。FREE RUN設定でステップ実行ボタンで、アドレスがインクリメントされることを確認できました。次に、6809が正常に動作する範囲でクロックをストレッチして、その間にAVRでバスを直に読めるかを試す予定です。 pic.twitter.com/3nos2vEB9O

posted at 08:57:04

2021年07月27日(火)7 tweetssource

7月27日

@morecat_lab

もあ@morecat_lab

昨日の発見:C-MOSのはずの63C09Eの/HALTが74HC02でドライブできませんでした。普通のTTLにしたら正常にドライブできた。。。でも信号は鈍って遅延していますね。なにか強力なバッファが必要かも。

posted at 09:01:05

7月27日

@morecat_lab

もあ@morecat_lab

6809EにはTSCという入力端子があるのだけれど、これをいれてやると、バスに信号が出たままになるのかな。

posted at 08:35:28

7月27日

@morecat_lab

もあ@morecat_lab

6809Eを寸止めしながら動かす確認中。ステップ動作で1クロックごとにHALTを解除する信号はできたけど、CPUを止めるとバスもハイインピーダンスになるので、ステップ動作しているかわからない。。。 pic.twitter.com/ynLw1Qd26l

posted at 08:31:37

2021年07月26日(月)1 tweetsource

7月26日

@morecat_lab

もあ@morecat_lab

@haserin09 ちなみに、MRDYは5uSまでのようです。これを使って、AVRからラッチなしでバスを読めるか検討中です。バスの値を一旦ラッチしてからCPUを止めて読めば簡単なのですが、チップを減らしたいです。

posted at 07:38:07

2021年07月25日(日)3 tweetssource

このページの先頭へ