情報更新

last update 03/28 21:14

ツイート検索

 

@s_osafune
サイトメニュー
Twilogユーザー検索

Twilog

 

@s_osafune

長船 🗨️🐲@s_osafune

  • 72フォロー
  • 2,768フォロワー
  • 240リスト
Stats Twitter歴
5,557日(2009/01/11より)
ツイート数
152,263(27.4件/日)

ツイートの並び順 :

表示するツイート :

2024年03月24日(日)23 tweetssource

3月24日

@s_osafune

長船 🗨️🐲@s_osafune

LatticeもSerDesのPCSのみ使うようなパターンだと意外と使えるの少ないな。このへんはアプリケーション特化に振り切ってるせいか‥‥

posted at 22:09:03

3月24日

@s_osafune

長船 🗨️🐲@s_osafune

んーむ。3Gbps以上のSerDesでPCS直接使えるデバイスだとGowin AroraVが最安値‥‥だけどこれまともに動くのか?という段階。次がLattice ECP5。そのあとだいぶ飛んでCyclone系/Spartan系という感じ。

posted at 22:21:19

3月24日

@s_osafune

長船 🗨️🐲@s_osafune

CRC-32も生成多項式そのままをループ記述で重ねるとごついクリティカルパスが出た気がする。ガロア式のじゃないと雑に書けなかったような‥‥

posted at 23:36:32

2024年03月23日(土)8 tweetssource

3月23日

@s_osafune

長船 🗨️🐲@s_osafune

展示用のカンプ書いてるけど、なんでこれが7000LE以下で実装できてるのか謎になってきている。まあ7kLEはカーネル半分のオプションでこの図の通りだと13kLEとかなんだが。ちなみにカーネル1個にしてAffineも抜くと2200LEとかになる pic.twitter.com/GcAVI5L2jY

posted at 01:07:12

2024年03月22日(金)4 tweetssource

2024年03月21日(木)18 tweetssource

3月21日

@s_osafune

長船 🗨️🐲@s_osafune

んー、だめだなこれ。TXDピンに引き出し用のUWE付けるのも電源配線をパターンカットしてジャンパするのも細かすぎて無理だ。

posted at 00:36:23

3月21日

@s_osafune

長船 🗨️🐲@s_osafune

実装作業だとだいたいC型かBC型なんだけど、0603M/1005MチップCR相手のリワーク作業(UWE線飛ばしたりとか)になると極細のB型が必要だったりするので状況次第よね。万能の1本というものはない

posted at 21:55:28

3月21日

@s_osafune

長船 🗨️🐲@s_osafune

32bitリニアアドレスのプロセッサでメモリが1Gバイト以下でアドレス0に何もマップされてないようなやつでないと、安易にintキャスト使ってどうこうするのは毒の方が大きいよね

posted at 23:26:48

3月21日

@s_osafune

長船 🗨️🐲@s_osafune

昨今だと32bitコアでも64bitプロセッサとヘテロ構成にすること前提に拡張アドレッシングしてたりするので、ポインタ周りはきちんとした型使おうな

posted at 23:31:32

3月21日

@s_osafune

長船 🗨️🐲@s_osafune

自分がNiosIIでやらかしたポインタ周りのバグだと、64Mバイトのメモリを0000_0000hと0400_0000hに割り当てて、0番地側をヒープとスタックにしたらmallocが出来なくなった(NULLポインタと混同になる)とかかな

posted at 23:43:27

3月21日

@s_osafune

長船 🗨️🐲@s_osafune

NiosIIだと命令アドレス領域が256Mバイトしかないので、大容量メモリを使おうとすると0番地にマッピングするしかない。普通はコードやベクター領域が先に来るのでヒープポインタが0になることはないが、このときはメモリが2枚あったのが仇になった形

posted at 23:50:22

このページの先頭へ

×